AMD EPYC 9006 Venice: 256 ядер и MEXT, или как пересмотреть бюджет на DRAM без потери EDA-нагрузок
Закупка серверов для высоконагруженных баз данных и проектирования электроники (EDA) получает новый рычаг давления на бюджет. По состоянию на 12 ноября 2026 года AMD внедрила в платформу EPYC 9006 (Venice) технологию MEXT, позволяющую сократить физический объём оперативной памяти на 50% при сохранении 95% производительности. Это не маркетинговая абстракция, а прямая угроза устоявшимся спецификациям закупок.
Переход на 2-нм техпроцесс TSMC N2P дал инженерам возможность упаковать до 32 ядер в один энергоэффективный чиплет Zen 6c. Для сравнения: предыдущее поколение Zen 5c вмещало лишь 16 ядер. При этом объём кеша L3 на ядро удвоен до 4 Мбайт, что в сумме даёт 128 Мбайт на чиплет. Максимальная частота таких ядер достигла 4,1 ГГц против 3,7 ГГц у предшественника. Флагманский EPYC 9686F для сокета SP7 бьёт в 5,3 ГГц, что на 300 МГц выше первоначальных спецификаций, озвученных производителем.
Заявленный прирост IPC вызывает закономерные вопросы у тех, кто читает документацию внимательно. В одних материалах фигурирует цифра 20% относительно Zen 5, в других — среднегеометрический рост на 27% в задачах ИИ и серверных нагрузках. Разница объяснима. Специализированные инструкции AVX-512 для матричного умножения битовых данных и нативная поддержка FP16 дают всплеск именно в узких задачах, а не в синтетике общего назначения. Но вот коэффициент сохранения 95% производительности при урезании памяти наполовину... Откуда взяли этот множитель для EDA-задач — в открытом протоколе тестирования нет. Придётся ждать независимых бенчмарков, которые уже анонсировали профильные издания.
Платформа физически разделилась на два стандарта, что меняет логику выбора материнских плат. Сокет SP7 оставил за собой 16 каналов памяти (до 1,6 Тбайт/с на модулях MRDIMM 12 800 МТ/с) и до 128 линий PCIe 6.0 в двухпроцессорной конфигурации. Сокет SP8, напротив, урезан до 8 каналов памяти (максимум 819 Гбайт/с), но компенсирует это габаритами 62,5 × 80 мм и поддержкой до 192 линий PCIe 6.0 в конфигурации 2P. Обе платформы поддерживают стандарт CXL 3.1.
Никита Карпов
Главный редакторПишу о гаджетах, нейросетях и том, как технологии меняют нашу жизнь. Проверяю всё на себе, чтобы вы не тратили деньги зря.