AMD Zen 6: двукратный прирост на 2-нм техпроцессе и 128 Мбайт кеша на чиплет
AMD начала отгрузки Venice — первые чипы на Zen 6 выдают до 2.4x прироста в SPECint 2026 и SPECfp 2026 относительно Turin. Цифры впечатляют, но это пока внутренние бенчмарки компании.
[изображение_hot | AMD EPYC 9006 Venice | фото кристалла + вид сверху + маркировка CCD и IOD]
Под капотом — 2-нм техпроцесс TSMC N2P вместо N3E. Инженерам удалось упаковать 12 ядер в стандартный CCD против 8 в Zen 5, при этом латентность L3 осталась на уровне 13 тактов. IPC вырос на 27% в серверных и AI-нагрузках, частота добралась до 5.3 ГГц. Энергоэффективность — либо +18% к частоте при том же TDP, либо -36% к потреблению на тех же гигагерцах. Математика простая: больше транзисторов на квадратный миллиметр, меньше утечек, выше плотность.
Плотность, кстати, стала главным козырем Zen 6c. Энергоэффективные ядра теперь упакованы по 32 штуки на чиплет — в два раза больше предшественника. Объём L3 на ядро удвоили до 4 Мбайт, суммарно на CCD получилось 128 Мбайт. Частота подросла до 4.1 ГГц. При этом Zen 6c — это не отдельная архитектура как E-ядра Intel, а тот же Zen 6 с урезанным по площади дизайном и сниженным энергопотреблением. Совместимость инструкций полная, никаких компромиссов для разработчиков.
Компромиссы, впрочем, проявились в подсистеме памяти. Платформа SP7 получила два кристалла ввода-вывода вместо одного, что позволило реализовать 16 каналов DDR5. С MRDIMM на 12 800 МТ/с пропускная способность достигает 1.6 Тбайт/с на сокет, с обычными RDIMM — до 1 Тбайт/с. Максимальный объём — 8 Тбайт на сокет. PCIe 6.0 работает на 64 Гбит/с на линию, в конфигурации 1P доступно 96 линий, в 2P — 128. Бонусом идут линии PCIe 4.0 — 8 для 1P и 16 для 2P.
Разъём SP8 пошёл другим путём. Здесь каналов памяти вдвое меньше — восемь вместо шестнадцати, зато линий PCIe 6.0 больше: 128 в 1P и 192 в 2P конфигурациях. Пропускная способность памяти с MRDIMM — 819 Гбайт/с, с RDIMM — 512 Гбайт/с. Обе платформы поддерживают CXL 3.1. Выбор между SP7 и SP8 — это выбор между памятью и линиями расширения, классическая дилемма архитекторов дата-центров.
Архитектурные изменения затронули исполнительные блоки. Раздельные планировщики целочисленных вычислений, физический регистровый файл расширен до 352 записей. Блок FP получил нативную поддержку FP16 при полной обратной совместимости с AVX-512. Пропускная способность загрузки FP-данных — два 512-битных или четыре 256-битных значения за такт. Кеш микроопераций вырос с 6 до 6.75 тыс. записей, пропускная способность подачи увеличилась с 12 до 18 операций за такт. Мелочи, но в сумме они дают те самые 27% IPC.
Первой платформой с поддержкой MEXT стала именно Venice. Технология использует быструю флэш-память как расширение DRAM, алгоритмы ИИ предсказывают обращения к памяти и выгружают неиспользуемые страницы. AMD заявляет 95% исходной производительности при сокращении объёма DRAM на 50% в задачах EDA. Даже при урезании памяти до 25% от номинала приложения сохраняют 80% производительности. Для заказчиков с большими рабочими наборами данных это прямая экономия на дорогостоящих модулях DDR5.
Всё это великолепие должно конкурировать с Nvidia Vera и Intel Granite Rapids-AP. Рынок серверных CPU снова становится интересным — три игрока, три разные архитектуры, три подхода к балансу производительности и эффективности. Первые независимые тесты от Tom's Hardware уже в работе, но до массовых поставок ещё несколько кварталов.
За девять лет эволюции Zen AMD прошла путь от догоняющего до лидера, задающего темп. Ryzen 1800X 2017 года и сегодняшний 9850X3D различаются втрое по производительности и вдвое по эффективности. Venice продолжает эту траекторию, но теперь фокус сместился в дата-центры и AI-нагрузки. Потребительские Ryzen на Zen 6 появятся позже — AM5 получит своё обновление ближе к 2027 году.
Первые партии Venice уже отгружаются ключевым заказчикам.
Никита Карпов
Главный редакторПишу о гаджетах, нейросетях и том, как технологии меняют нашу жизнь. Проверяю всё на себе, чтобы вы не тратили деньги зря.